Skalierbare Hardware-Plattformen

Unser Ziel

Die Gruppe Skalierbare Hardware-Plattformen entwickelt ein skalierbares Multiprozessorsystem (Multiprocessor System-on-Chip, MPSoC), das eine sichere und energieeffiziente Datenverarbeitung für Anwendungen des Internet der Dinge (IoT) ermöglicht. Wir untersuchen Sicherheitskonzepte in MPSoC-Architekturen, um verschiedenartige parallel ausgeführte Applikationen voneinander zu isolieren und damit die Auswirkungen von Schadsoftware oder Applikationsfehlern zu minimieren. Die Prozessorplattform stellt die notwendigen Hardwarekomponenten für ein Mikrokern-basiertes Betriebssystem bereit, welches in enger Zusammenarbeit mit der Gruppe Modulare Betriebssysteme im Forschungsthema Modularisierung von Hard- und Software integriert wird. Die Realisierung des MPSoC erfolgt als FPGA-Implementierung und als Forschungschip in Siliziumtechnologie.

Unser Team

Dr.-Ing.Sebastian HaasResearch Associate

Dipl.-Ing.Friedrich PaulsResearch Associate

Publikationen

Friedrich Pauls, Robert Wittig, Gerhard Fettweis, A Latency-Optimized Hash-Based Digital Signature Accelerator for the Tactile Internet, Embedded Computer Systems: Architectures, Modeling, and Simulation, 2019

@inproceedings{
10.1007/978-3-030-27562-4_7,
title = "A Latency-Optimized Hash-Based Digital Signature Accelerator for the Tactile Internet",
author = "Friedrich Pauls, Robert Wittig, Gerhard Fettweis",
year = "2019",
booktitle = "Embedded Computer Systems: Architectures, Modeling, and Simulation",
publisher = "Springer International Publishing",
pages = "93-106"
}

Download BibTex

Gerhard Fettweis, Emil Matus, Robert Wittig, Mattis Hasler, Stefan Damjancevic, Seungseok Nam, Sebastian Haas, 5G-and-Beyond Scalable Machines, 2019 IFIP/IEEE 27th International Conference on Very Large Scale Integration (VLSI-SoC), 2019

@inproceedings{
8920308,
title = "5G-and-Beyond Scalable Machines",
author = "Gerhard Fettweis, Emil Matus, Robert Wittig, Mattis Hasler, Stefan Damjancevic, Seungseok Nam, Sebastian Haas",
year = "2019",
booktitle = "2019 IFIP/IEEE 27th International Conference on Very Large Scale Integration (VLSI-SoC)",
pages = "105-109",
url = "https://ieeexplore.ieee.org/abstract/document/8920308",
doi = "10.1109/VLSI-SoC.2019.8920308"
}

Download BibTex

Gerhard Fettweis, Mattis Hasler, Robert Wittig, Emil Matus, Stefan Damjancevic, Sebastian Haas, Friedrich Pauls, Seungseok Nam, Nairuhi Grigoryan, A Low-Power Scalable Signal Processing Chip Platform for 5G and Beyond - Kachel, 2019 53rd Asilomar Conference on Signals, Systems, and Computers, 2019

@inproceedings{
9048785,
title = "A Low-Power Scalable Signal Processing Chip Platform for 5G and Beyond - Kachel",
author = "Gerhard Fettweis, Mattis Hasler, Robert Wittig, Emil Matus, Stefan Damjancevic, Sebastian Haas, Friedrich Pauls, Seungseok Nam, Nairuhi Grigoryan",
year = "2019",
booktitle = "2019 53rd Asilomar Conference on Signals, Systems, and Computers",
pages = "896-900",
url = "https://ieeexplore.ieee.org/abstract/document/8920308",
doi = "10.1109/IEEECONF44664.2019.9048785"
}

Download BibTex

Cookie Settings